CycloneVがやばい??
twitter経由で、CycloneVに重大な欠陥がある、というようなものを見つけた。Errata Sheet for CycloneV Devicesによると、重大な問題というのは、2番目のFractional PLL Phase Alignment Errorのようだ。PLLの位相が設定値よりもずれてしまう場合がある、というようなことらしい。影響を受ける事例としてLVDSが挙げられている。例えば、受信クロックをPLLでロックさせてnビットデシリアライズする、といったときに影響するのかも知れない。確かに、ここに問題があるとすれば、用途によっては使い物にならなくなってしまうかも知れない。
PLLの詳しい仕組みには詳しくないが、PLLだけでも本が何冊も書けるくらいだから、アナログ回路の真骨頂なのだろう。それだけに問題も起きやすいところかも知れない。
いずれにせよ、しばらくはXilinx優位ということになりそうだ。